


Лабораторна робота №3

Розробка та моделювання декодера для семисегментного індикатора

Мета роботи: вивчити методи опису поведінки об'єктів за допомогою архітектур та процесів, шляхи застосування оператора вибору **case**, навчитись моделювати поведінку об'єктів в САПР Active-HDL.


Теоретична частина

Для візуалізації процесів, що протікають в складному цифровому пристрої, необхідно виводити значення сигналів на 7-сегментний індикатор. Необхідно розробити на VHDL пристрій "декодер", що перетворює вхідний 4-розрядний двійково-десятковий код у сигнал для одного розряду 7-сегментного індикатора. Кожний розряд індикатора являє собою 7 сегментів, подання логічної одиниці на які викликає їх свічення. Наприклад, подання на індикатор числа "1101101" приведе до висвічення цифри "3":



Інтерфейс декодера:

- 4-розрядний вхідний порт X типу **std_logic_vector** (3 **downto** 0),
- вихідний 7-розрядний порт Y типу **std_logic_vector** (6 **downto** 0):



Якщо на вхід X пристрою об'єкта поданий код від 0 до 9, декодер сформує на виході Y сигнал, який задає зображення цього числа. Для кодів 10..15 на виході формується сигнал "0000000" (жоден сегмент індикатора не світиться). Декодер повинен оновлювати сигнал Y кожний раз, коли змінюється значення вхідного порту X .

Рекомендації до створення VHDL-опису:

- Можливі значення вихідного сигналу задавати за допомогою констант.
- Для перетворення вхідного сигналу з типу **std_logic_vector** в тип **integer** використовувати функцію **Conv_Integer**. Приклад її застосування:
 $n := \text{Conv_Integer}(S)$, де n - змінна типу **integer**, S - змінна або сигнал типу **std_logic_vector**. Для того, щоби використовувати цю функцію, необхідно підключити відповідний пакет підпрограм, додавши рядок **use IEEE.STD_LOGIC_UNSIGNED.all;** на початку файлу опису.
- При застосуванні оператора **case** використати можливість вибору альтернативи для всіх можливих значень змінної або сигналу.

Порядок виконання роботи:

1. Створити новий проект в Active-HDL.
2. Створити об'єкт декодера та описати на VHDL його поведінку.
3. Скомпілювати створений об'єкт (меню **Design \ Compile**, або клавіша <F11>).
4. У вікні **Design Browser** для встановлення верхнього рівня моделювання (**Top Level**) вибрати об'єкт-декодер.
5. Ініціалізувати моделювання об'єкта (меню **Simulation \ Initialize Simulation**).
6. Створити в проекті новий файл **Waveform Viewer** (меню **File \ New \ Waveform**).
7. Вставити в вікно **Waveform Viewer** вхідний та вихідний сигнали декодера (меню **Waveform \ Add Signals**).
8. Призначити вхідному сигналу декодера стимулятори (меню **Waveform \ Stimulators**).
9. Запустити процес симуляції декодера (меню **Simulation \ Run**).
10. Вивчити отримані часові діаграми роботи декодера.
11. Змінюючи стимулятори на вхідних портах декодера, перевірити коректність його роботи для всіх можливих значень на вході.
12. Підготувати звіт до захисту.

Зміст звіту

1. Назва та мета виконання лабораторної роботи.
2. Опис засобів Active-HDL для моделювання об'єктів.
3. Текст VHDL-опису декодера.
4. Часові діаграми роботи декодера.
5. Висновки.